在(zai)半(ban)導(dao)(dao)體產(chan)(chan)業(ye)鏈(lian)中(zhong)，特(te)別是(shi)第三代半(ban)導(dao)(dao)體（寬(kuan)禁帶半(ban)導(dao)(dao)體）產(chan)(chan)業(ye)鏈(lian)中(zhong)，會有襯底(di)及外延層(ceng)之分，那外延層(ceng)的存在(zai)有何意義？和(he)襯底(di)的區(qu)別是(shi)什么(me)呢(ni)？

首先，先普及(ji)一個小概念：晶圓制備包括襯底(di)制備和外(wai)延工(gong)藝兩(liang)大(da)環節(jie)。

襯底（substrate）是由半(ban)導體單晶(jing)材料制造(zao)(zao)而成的晶(jing)圓(yuan)片，襯底可(ke)以直(zhi)接進入晶(jing)圓(yuan)制造(zao)(zao)環節(jie)生(sheng)產半(ban)導體器件，也可(ke)以進行外延(yan)工藝加工生(sheng)產外延(yan)片。

外(wai)延(yan)(yan)(yan)（epitaxy）是指在(zai)經(jing)過切(qie)、磨、拋等仔細(xi)加工(gong)的(de)(de)單(dan)晶襯底(di)上生(sheng)長(chang)(chang)一層(ceng)(ceng)新(xin)(xin)單(dan)晶的(de)(de)過程，新(xin)(xin)單(dan)晶可以與襯底(di)為(wei)(wei)同一材料，也可以是不同材料（同質(zhi)外(wai)延(yan)(yan)(yan)或者(zhe)是異質(zhi)外(wai)延(yan)(yan)(yan)）。由于新(xin)(xin)生(sheng)單(dan)晶層(ceng)(ceng)按襯底(di)晶相延(yan)(yan)(yan)伸生(sheng)長(chang)(chang)，從(cong)而被稱(cheng)之為(wei)(wei)外(wai)延(yan)(yan)(yan)層(ceng)(ceng)（厚度通常為(wei)(wei)幾微米，以硅(gui)(gui)為(wei)(wei)例：硅(gui)(gui)外(wai)延(yan)(yan)(yan)生(sheng)長(chang)(chang)其意義(yi)是在(zai)具有(you)一定晶向(xiang)的(de)(de)硅(gui)(gui)單(dan)晶襯底(di)上生(sheng)長(chang)(chang)一層(ceng)(ceng)具有(you)和(he)襯底(di)相同晶向(xiang)的(de)(de)電阻(zu)率與厚度不同的(de)(de)晶格結構(gou)完(wan)整性好的(de)(de)晶體(ti)），而長(chang)(chang)了外(wai)延(yan)(yan)(yan)層(ceng)(ceng)的(de)(de)襯底(di)稱(cheng)為(wei)(wei)外(wai)延(yan)(yan)(yan)片（外(wai)延(yan)(yan)(yan)片=外(wai)延(yan)(yan)(yan)層(ceng)(ceng)+襯底(di)）。器(qi)件制(zhi)作(zuo)在(zai)外(wai)延(yan)(yan)(yan)層(ceng)(ceng)上展開。

對于傳統的(de)(de)(de)硅(gui)半導體產(chan)業鏈而(er)言，在硅(gui)片上制作器(qi)件（特(te)別是高頻(pin)大功(gong)率(lv)）無(wu)法實現集電(dian)(dian)(dian)區(qu)高擊穿電(dian)(dian)(dian)壓，小串聯電(dian)(dian)(dian)阻(zu)，小飽(bao)(bao)和(he)壓降要小的(de)(de)(de)要求(qiu)。而(er)外延(yan)技術的(de)(de)(de)發展則成功(gong)地解(jie)決(jue)了(le)這(zhe)一困難。解(jie)決(jue)方案：在電(dian)(dian)(dian)阻(zu)極低(di)的(de)(de)(de)硅(gui)襯底上生長一層高電(dian)(dian)(dian)阻(zu)率(lv)外延(yan)層，器(qi)件制作在外延(yan)層上，這(zhe)樣高電(dian)(dian)(dian)阻(zu)率(lv)的(de)(de)(de)外延(yan)層保證(zheng)了(le)管(guan)子(zi)有高的(de)(de)(de)擊穿電(dian)(dian)(dian)壓，而(er)低(di)電(dian)(dian)(dian)阻(zu)的(de)(de)(de)襯底又降低(di)了(le)基片的(de)(de)(de)電(dian)(dian)(dian)阻(zu)，從而(er)降低(di)了(le)飽(bao)(bao)和(he)壓降，從而(er)解(jie)決(jue)了(le)二者的(de)(de)(de)矛盾。

此外(wai)，GaAs等(deng)Ⅲ-Ⅴ族、Ⅱ-Ⅵ族以(yi)及(ji)其(qi)他分子(zi)化合物半導(dao)體(ti)材料的(de)氣相(xiang)外(wai)延(yan)、液相(xiang)外(wai)延(yan)等(deng)外(wai)延(yan)技(ji)(ji)術也都得到很大的(de)發展，已成(cheng)為絕大多數微波器件(jian)、光(guang)電(dian)器件(jian)、功率器件(jian)等(deng)制作不可缺少的(de)工藝技(ji)(ji)術，特別是分子(zi)束、金屬有機氣相(xiang)外(wai)延(yan)技(ji)(ji)術在薄層(ceng)、超晶格、量(liang)子(zi)阱、應(ying)變(bian)超晶格、原子(zi)級薄層(ceng)外(wai)延(yan)方面的(de)成(cheng)功應(ying)用，為半導(dao)體(ti)研究的(de)新領域“能(neng)帶工程(cheng)”的(de)開拓打下了夯實的(de)基礎。

就第三代(dai)半(ban)(ban)導(dao)體器(qi)(qi)件(jian)而言，這類半(ban)(ban)導(dao)體器(qi)(qi)件(jian)幾(ji)乎(hu)都做在外(wai)延(yan)層上，碳化(hua)硅晶片(pian)本身只作(zuo)為襯(chen)底。SiC外(wai)延(yan)材(cai)料的(de)(de)(de)厚度、背景載流子濃度等(deng)參數直接決定著SiC器(qi)(qi)件(jian)的(de)(de)(de)各項電學(xue)性能。高(gao)電壓應用(yong)的(de)(de)(de)碳化(hua)硅器(qi)(qi)件(jian)對于外(wai)延(yan)材(cai)料的(de)(de)(de)厚度、背景載流子濃度等(deng)參數提(ti)出(chu)新(xin)的(de)(de)(de)要(yao)求(qiu)。因此，碳化(hua)硅外(wai)延(yan)技術(shu)對于碳化(hua)硅器(qi)(qi)件(jian)性能的(de)(de)(de)充分發揮具有(you)決定性的(de)(de)(de)作(zuo)用(yong)，幾(ji)乎(hu)所有(you)SiC功率器(qi)(qi)件(jian)的(de)(de)(de)制(zhi)備均是(shi)基于高(gao)質量(liang)SiC外(wai)延(yan)片(pian)，外(wai)延(yan)層的(de)(de)(de)制(zhi)作(zuo)是(shi)寬禁帶半(ban)(ban)導(dao)體產業重要(yao)的(de)(de)(de)一環。

作者：埃米博士

來源：知乎